



SOIピクセル検出器とその応用

Mar. 3, 2016, @筑波大CiRfSE

Yasuo Arai

High Energy Accelerator Research Organization, KEK yasuo.arai@kek.jp http://rd.kek.jp/project/soi/

I. Introduction

Silicon-On-Insulator Pixel Detector (SOIPIX)



Monolithic Detector having fine resolution of silicon process and high functionality of CMOS LSI by using a SOI Pixel Technology.

<u>Outline</u>

- I. Introduction
- II. Recent Progress *Layout Shrinking with NMOS-PMOS merge *Double SOI Wafer & Process *Higher Dose LDD *Compensation with Tunneling
- III. Summary

<u>SOI Pixel検出器の特徴</u>

- ・機械的接合がなく、半導体微細加工のみで製造。
 高信頼性、高分解能、低価格が望める。
- ・超薄型センサ(~50μm)による、多重散乱を防ぐ荷電粒子検出。
 厚い空乏層(~500μm)による、X線・赤外線への高い感度。
- 高度信号処理回路やメモリーを持つインテリジェント・ピクセル が可能に。
- ・過酷な環境(極低温、放射線)への強い耐性。
- 基本は産業界の標準技術。
 (技術発展の取り込みが容易)
 日本発の最先端技術。



<u>Lapis (*)</u> Semiconductor 0.2 µm FD-SOI Pixel Process

| Process | 0.2µm Low-Leakage Fully-Depleted SOI CMOS 1 Poly, 5 Metal layers. MIM Capacitor (1.5 fF/um ²), DMOS Core (I/O) Voltage = 1.8 (3.3) V |
|---------------------|--|
| SOI wafer | Diameter: 200 mmφ, 720 μm thick Top Si : Cz, ~18 Ω-cm, p-type, ~40 nm thick Buried Oxide: 200 nm thick Handle wafer: Cz (n) ~700 Ω-cm, FZ(n) ~7k Ω-cm, FZ(p) ~25 k Ω-cm etc. |
| Backside process | Mechanical Grind, Chemical Etching, Back side Implant, Laser Annealing and Al plating |

^(*) Former OKI Semiconductor Co. Ltd.





Imaging Mass Spectrometer Rapid Analysis



Multi-Project Wafer (MPW) run. (1~2 runs/year)





~25 Designes/Mask

新学術領域研究(FY2013~2017)計画研究

| 研究班 | 研究代表 | 研究課題名 |
|-----|------------------|---|
| A01 | 新井康夫 (KEK素核研) | SOI 3次元ピクセルプロセスの研究 |
| A02 | 川人祥二 (静岡大) | SOI技術を用いた極低ノイズ・高速イメージングデバイスの 研究 |
| B01 | 鶴剛 (京大) | 宇宙最初期ブラックホールの探査研究を実現する衛星搭載 X線精密イメージングの開拓 |
| B02 | 和田武彦 (宇宙科学研) | ダストに隠された宇宙の物質進化を暴く極低温SOI赤外線 イメージングの開拓 |
| C01 | 坪山透 (KEK) | 高輝度加速器実験のための素粒子イメージング |
| C02 | 初井宇記 (理研) | X線自由電子レーザーによる超高速ナノ構造解析用検出器 |
| D01 | 岸本俊二 (KEK物構研) | 放射光を用いた空間階層構造とダイナミクス研究のための イメージング |
| D02 | 粟津邦男 (阪大) | 投影型イメージング質量分析による迅速で高解像度な生体 内分子イメージング |

<u>公募研究(FY2014~2015)</u>

| タイトル | 研究代表 | 所属 |
|---|--------|------|
| PSS-SOI高分解能検出器の開発および応用 | 島添 健次 | 東京大学 |
| ワイドレンジプラズモンフィルタを実装したSOI量子 イメージセンサの開発 | 小野 篤史 | 静岡大学 |
| 軟X線用の背面反射回折環二次元イメージング機構の開発 | 佐々木 敏彦 | 金沢大 |
| 究極のエネルギー分解能を持つ大面積X線検出器の 開発 | 石野 宏和 | 岡山大学 |
| XRPIXの位置分解能向上とG2格子不要のX線タル ボ干渉計の開発 | 林田清 | 大阪大学 |
| 中性子星の磁場構造を解き明かすX線偏光イメー ジャーの開発研究 | 平賀 純子 | 東京大学 |
| SOI技術を用いたイメージセンサの重粒子線への 応用 | 松村 彰彦 | 群馬大学 |

3D Tomographi with Syncrotron X-ray





- Sensor: INTPIX4 FZn, Backside Illumination
- HV: 200V、Integration Time: 1ms、ScanTime: 320ns/pix, 1000frame/event
- KEK PF, X-ray Energy: 9.5keV
- Took images for 0~180° at every 1 degree.

INTPIX4: Computed Tomography with Syncrotron X-ray

(by R. Nishimura, K. Hirano (KEK)

3mm

X線回折による金属の歪み測定



STJ (Superconducting Tunnel Junction) on SOI

筑波大、KEK,、産総研(CRAVITY)、TIA

SOI transistors work at temperature below 1K. By building STJ sensors on SOI, multiple channel readout becomes possible!



nmos1 at960mK lds-Vgs

Signal from Nb/AI STJ on SOI



pmos3 at750mK lds-Vgs



II. Recent Progress

*Layout Shrinking with NMOS-PMOS merge

*Double SOI Wafer & Process

*Higher Dose LDD

*Compensation with Tunneling

Layout Shrink (Active Merge)



Single Port SRAM Bit Cell





Dual Port SRAM Bit Cell



Cell Size : $6.90\mu m X 2.50\mu m = 17.25\mu m^2$

SRAM Cell Size Comparison



K. Nii, et al., Symp. VLSI Circuit Digst., PP. 130-131, 2006

Cell size of the SP- and the DP-SRAM is almost comparable to that of advanced commercial products.





25% of Previous Cell



<u>15bit Counter + Overflow bit with Serial I/O</u>



13.2um x 36.3 = 479 um²

II. Recent Progress

*Layout Shrinking with NMOS-PMOS merge

*Double SOI Wafer & Process

*Higher Dose LDD

*Compensation with Tunneling





x9.0k TE 12/10/16

1111111111 3.00μm

Structure of 2 kinds of Double SOI wafer

| Layer | D-1 | D-2 | | |
|-----------|---------------|-----------------------|--|--|
| SOI1 | p-type 88 nm, | p-type 88 nm, | | |
| | <10 Ω∙cm | <10 Ω •cm | | |
| BOX1 | 145 nm | 145 nm | | |
| SOI2 | p-type 88 nm, | n-type 150 nm, | | |
| | <10 Ω ∙cm | <10 Ω ∙cm | | |
| BOX2 | 145 nm | 145 nm | | |
| Substrate | n-type | p-type | | |
| | CZ, 725um, | Low Oxygen CZ, 725um, | | |
| | >700 Ω ∙cm | >1.0 k Ω ∙cm | | |

Sheet Resistance of the Middle Si (SOI2)



Sheet resistance of the middle Si changes depend on its potential. D-2 wafer has lower resistance in operation region.



- Crosstalk from counter
 - 5mV @ shaper output for DSOI (74 e⁻ referred to input charge), negligible when superimposed with noise (ENC ~ 113e⁻)
 - 95mV for normal SOI (note the gain of shaper reduced)
 - Compelling proof of shielding effectiveness

By using Double SOI wafer, Cross Talk between Circuit and Sensor is reduced to 1/20.



(by Lu Yunpeng (IHEP))



II. Recent Progress

*Layout Shrinking with NMOS-PMOS merge

*Double SOI Wafer & Process

*Higher Dose LDD

*Compensation with Tunneling

Variation of Id-Vg Characteristics and Effect of SOI2 Potential



I/O Normal Vt Source-Tie L/W =0.35um/5um



Dose Increase in Lightle Doped Drain (LDD) Region

- Major cause of the drain current degradation by radiation is Vt increase at gate edge due to positive charge generation in spacer.
- Charge in spacer control the Vt of the parasitic transistor.
- To reduce this effect, lightly doped drain (LDD) dose should be increased.
- Present process has rather low dose in LDD region to aiming lower power.



(by I. Kurachi)

Id-Vg Characteristics in Triode Region



With increasing Implantation dose of PLDD region 6 times higher than present value, the degradation is reduced from 80% to 20% at 112 krad(Si).

Ref.) I. Kurachi, et al. "Analysis of Effective Gate Length Modulation by X-Ray Irradiation for Fully Depleted SOI p-MOSFETs, IEEE Trans. on Elec. Dev. Vol. 62, Aug. 2015, pp. 2371-2376.

Ultra-Low Temperature Operation

One of the feature in SOI transistor is operation capability in ultra-low temperature.



Improvement in Ultra-Low Temperature

Pch Transistor Source-Tie type 2 L=1um, W=10um



By increasing the LDD dose 6~10 times, characteristic of the transistors becomes smooth in Ultra-Low Temperature.

II. Recent Progress

*Layout Shrinking with NMOS-PMOS merge

*Double SOI Wafer & Process

*Higher Dose LDD

*Compensation with Tunneling



We assumed the origin of the leakage current is Trap Assisted Tunneling. If so, the leakage current should disappear when an inversion layer is generated at the bottom of the transistor.





Confirmation of the Trap Assisted Tunneling



After generating an inversion layer at the bottom of the transistor by applying negative pulse to the BPW layer, drain current become insensitive to the back gate (BPW) voltage.





Radiation damage is recovered by applying Plus-Minus HV pulses to under-layer of transistor.

Summary of Solutions in SOI pixel detector

| | Back Gate Effect | Sensor Circuit Interfer ence | Vt Shift by radiation | Un- isotropic damage by radiation | Id degrad ation by radiation | Id slow rise @Low Temp. |
|--------------------|------------------------|---------------------------------------|--------------------------------|---|--|----------------------------------|
| Buried Well | 0 | X | Δ | Δ | - | - |
| Nested Well | 0 | Δ | Δ | Δ | - | - |
| Double SOI | 0 | 0 | 0 | Δ | - | - |
| Higher LDD Dose | - | - | - | - | 0 | 0 |
| FN Tunneling | - | - | 0 | 0 | - | - |

III. Summary

- •SOI Pixel 検出器は放射線センサーと読み出し回路とを一体 化したモノリシック・センサー。
- •SOI Pixelの相乗りプロセス(MPW run)を年1~2回行い、様々 な検出器を開発している。
- 新学術領域研究では、高エネルギー物理以外の、X線天文、 放射光、宇宙遠赤外線、イメージング質量分析、等様々な分野の研究者が参加している。
- •Double SOIウエハーや、新センサー構造、STJ等のさまざまな 提案があり、放射線耐性の向上、複雑な機能の内臓、感度の 向上等に向け新たな研究が進んでいる。
- •次回MPWランは5月中旬締切。次回研究会を6月28-29日北 大で行う。